

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10213633 A

(43) Date of publication of application: 11.08.98

(51) Int. CI

G01R 31/28 G01R 31/3185 H01L 21/66 H05K 13/08

(21) Application number: 09018265

(22) Date of filing: 31.01.97

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

SUGANO YUKIO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT **ELEMENT AND ITS MOUNTING CONFIRMATION TEST METHOD**


(57) Abstract:

PROBLEM TO BE SOLVED: To perform a mounting confirmation test easily at low cost, with no function test pattern required for an in-circuit tester.

SOLUTION: A semiconductor integrated circuit element 1 comprises a test signal-dedicated external terminal 4, a switch circuit 5, and a control signal external terminal 6. The operation of the switch circuit 5 is controlled with the control signal inputted from the control signal external terminal 6, and the switch circuit 5 controls continuity/non-continuity between a circuit operation signal external terminal 3 and the test signal-dedicated external terminal 4. With the circuit operation signal external terminal 3 and the test signal- dedicated external terminal 4 electrically connected together, a test signal is inputted from the test signal-dedicated external terminal 4, and with the test signal, the connection state between the circuit operation signal external terminal 3 and the terminal of a printed wiring

board 7 is tested.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-213633

(43)公開日 平成10年(1998) 8月11日

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内 (74)代理人 弁理士 吉田 研二 (外2名)


(51) Int.Cl. ⁶	識別記号	FΙ		
G01R	31/28	G 0 1 R 31/28 V		
	31/3185	H 0 1 L 21/66 R		
H01L	21/66	H 0 5 K 13/08 B	В	
H05K	13/08	G 0 1 R 31/28 W	\mathbf{w}	
		審査請求 有 請求項の数11 OL (全 14	頁)	
(21)出願番	· 特顯平9-18265	(71) 出願人 000006013 三菱電機株式会社		
(22)出願日	平成9年(1997)1月31日	東京都千代田区丸の内二丁目2番3号 (72)発明者 菅野 幸男	東京都千代田区丸の内二丁目2番3号 (72)発明者 管野 幸男	

(54) 【発明の名称】 半導体集積回路素子及びその実装確認試験方法

(57)【要約】

【課題】 インサーキットテスタ21に機能試験パターンを必要とせず、実装確認試験が簡易かつ安価に実施できる半導体集積回路素子1の提供及び実装確認試験方法の提供。

【解決手段】 半導体集積回路素子1に、テスト信号専用外部端子4、スイッチ回路5及び制御信号用外部端子6を備える。制御信号用外部端子6から入力される制御信号によりスイッチ回路5の動作が制御され、このスイッチ回路5により回路動作信号用外部端子3とテスト信号専用外部端子4との間の導通及び非導通が制御される。回路動作信号用外部端子3とテスト信号専用外部端子4との間が電気的に接続された状態でテスト信号専用外部端子4からテスト信号が入力され、このテスト信号により回路動作信号用外部端子3とプリント配線基板7の端子との間の接続状態の試験が実施される。



7 プリント配線基板 21 インサーキットテスタ 22 プローブピン

【特許請求の範囲】

【請求項1】 回路動作信号用外部端子と内部集積回路 との間が電気的に接続された半導体集積回路素子におい て、

前記半導体集積回路素子を実装する配線基板の端子と前 記回路動作信号用外部端子との間の電気的接続状態を試 験するためのテスト信号専用外部端子と、

前記回路動作信号用外部端子と前記テスト信号専用外部 端子との間の接続及び非接続を行うスイッチ回路と、

前記スイッチ回路の接続及び非接続を制御する制御信号 が入力される制御信号用外部端子と、

を備え、

前記制御信号用外部端子から入力される制御信号により 前記スイッチ回路を介して前記回路動作信号用外部端子 と前記テスト信号専用外部端子との間を電気的に接続 し、前記テスト信号専用外部端子から入力されるテスト 信号により前記回路動作信号用外部端子と配線基板の端 子との間の接続状態の試験を行うことを特徴とする半導 体集積回路素子。

【請求項2】 前記回路動作信号用外部端子と配線基板の端子との間の接続状態の試験は、

前記回路動作信号用外部端子と配線基板の端子との間を 電気的かつ機械的に接合する半田の接合状態の試験であ ることを特徴とする請求項1に記載の半導体集積回路素 子。

【請求項3】 前記スイッチ回路は、

前記制御信号用外部端子から制御信号が入力されない状態のときに回路動作信号用外部端子とテスト信号専用外 部端子との間を接続状態に維持し、

前記制御信号用外部端子から制御信号が入力された状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を非接続状態に維持することを特徴とする請求項1に記載の半導体集積回路素子。

【請求項4】 前記制御信号用外部端子には電源用外部 端子が使用され、

前記スイッチ回路は、前記制御信号用外部端子から制御信号としての電源電圧が入力されない状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を接続状態に維持し、前記制御信号用外部端子から制御信号としての電源電圧が入力された状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を非接続状態に維持することを特徴とする請求項3に記載の半導体集積回路素子。

【請求項5】 複数の回路動作信号用外部端子と内部集 積回路との間が電気的に接続された半導体集積回路素子 において、

前記半導体集積回路素子を実装する配線基板の複数の端子と前記複数の回路動作信号用外部端子との間の個々の 電気的接続状態を試験し、かつ複数の回路動作信号用外 部端子に対して共通端子として配設されたテスト信号専 用外部端子と、

前記複数の回路動作信号用外部端子のそれぞれと前記テスト信号専用外部端子との間の個々の接続及び個々の非接続を行うスイッチ回路と、

前記スイッチ回路の個々の接続及び個々の非接続を制御 するスイッチ制御回路と、

前記スイッチ制御回路に前記スイッチ回路の個々の接続 及び個々の非接続を制御する制御信号を入力する制御信 号用外部端子と、

を備え、

前記制御信号用外部端子からスイッチ制御回路に入力される制御信号により前記スイッチ回路を介して特定の回路動作信号用外部端子と前記テスト信号専用外部端子との間を接続し、前記テスト信号専用外部端子から入力されるテスト信号により特定の回路動作信号用外部端子と配線基板の特定の端子との間の接続状態の試験を行うことを特徴とする半導体集積回路素子。

【請求項6】 前記特定の回路動作信号用外部端子とこの特定の回路動作信号用外部端子に隣接する他の回路動作信号用外部端子との間の短絡試験を行うことを特徴とする請求項5に記載の半導体集積回路素子。

【請求項7】 前記半導体集積回路素子が複数個配線基板に実装されたことを特徴とする請求項5又は請求項6に記載の半導体集積回路素子。

【請求項8】 半導体集積回路素子の内部集積回路に電気的に接続された回路動作信号用外部端子と前記半導体 集積回路素子を実装する配線基板の端子との間の接続状態を試験する実装確認試験方法において、

前記半導体集積回路素子にテスト信号専用外部端子を備え、

前記テスト信号専用外部端子と回路動作信号用外部端子 との間を電気的に接続した状態で、内部集積回路を介在 せずに、前記テスト信号専用外部端子から回路動作信号 用外部端子にテスト信号を供給し、

前記回路動作信号用外部端子と配線基板の端子との間の 電気的な接続状態を試験することを特徴とする半導体集 積回路素子の実装確認試験方法。

【請求項9】 前記テスト信号専用外部端子と回路動作信号用外部端子との間は、前記配線基板に電源電圧が供給されない状態において、電気的に接続されることを特徴とする請求項8に記載の半導体集積回路素子の実装確認試験方法。

【請求項10】 半導体集積回路素子の内部集積回路に 電気的に接続された複数の回路動作信号用外部端子と前 記半導体集積回路素子を実装する配線基板の複数の端子 との間の個々の接続状態を試験する実装確認試験方法に おいて、

前記半導体集積回路素子にテスト信号専用外部端子を備え、

前記テスト信号専用外部端子と選択された特定の回路動

作信号用外部端子との間を電気的に接続した状態で、内部集積回路を介在せずに、前記テスト信号専用外部端子から特定の回路動作信号用外部端子にテスト信号を供給し、前記特定の回路動作信号用外部端子と配線基板の端子との間の電気的な接続状態を試験するとともに、

前記特定の回路動作信号用外部端子とこの特定の回路動作信号用外部端子に隣接する非選択の他の回路動作信号 用外部端子との間の電気的な絶縁状態を試験することを 特徴とする半導体集積回路素子の実装確認試験方法。

【請求項11】 前記配線基板に複数個の半導体集積回路素子が実装された半導体集積回路素子の実装確認試験方法において、

一方の半導体集積回路素子の回路動作信号用外部端子と テスト信号専用外部端子との間を電気的に接続し、前記 一方の半導体集積回路素子の回路動作信号用外部端子と 他方の半導体集積回路素子の回路動作信号用外部端子と の間を接続するとともに、前記他方の半導体集積回路素 子の回路動作信号用外部端子とテスト信号専用外部端子 との間を電気的に接続した状態で、内部集積回路を介在 せずに、前記一方の半導体集積回路素子のテスト信号専 用外部端子から前記他方の半導体集積回路素子のテスト 信号専用外部端子にテスト信号を供給し、

前記複数個の半導体集積回路素子の回路動作信号用外部 端子と配線基板の端子との間の電気的な接続状態を試験 することを特徴とする請求項8に記載の半導体集積回路 素子の実装確認試験方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体集積回路素子 及びその実装確認試験方法に関する。特に本発明は、半 導体集積回路素子の外部端子と前記半導体集積回路素子 を実装する配線基板の端子との間の接続状態(実装状態)が簡易に試験できる半導体集積回路素子、及びこの 半導体集積回路素子の具体的な実装確認試験方法に関す る。

[0002]

【従来の技術】IC、LSI等の半導体集積回路素子は プリント配線基板に実装され、この半導体集積回路素子 を実装したプリント配線基板は基板回路装置を構成す る。プリント配線基板に半導体集積回路素子を実装した 後には、正しく実装されたか否かの実装確認試験が行わ れる。

【0003】図11は従来技術に係る一般的な半導体集積回路素子の構成図であり、図12はプリント配線基板に半導体集積回路素子を実装した後に行われる実装確認試験を説明する構成図である。図11に示すように、半導体集積回路素子1はパッケージ内部に内部集積回路2を備える。半導体集積回路素子1のパッケージ外部には、入力外部端子、出力外部端子若しくは入出力外部端子のいずれかに使用される回路動作信号用外部端子31

-38、電源用外部端子11及びグランド用外部端子12が配設される。この半導体集積回路素子1は図12に示すようにプリント配線基板7の表面上に実装される。この実装は、プリント配線基板7に複数配設された端子(図示しない)に半導体集積回路素子1の回路動作信号用外部端子31-38、電源用外部端子11、グランド用外部端子12のそれぞれを電気的かつ機械的に接合することにより行われる。電気的かつ機械的な接合には半田が使用される。

【0004】図12に示す半導体集積回路素子1の実装確認試験にはインサーキットテスタ21が使用され、いわゆる半田ブリッジによる短絡不良の実装確認試験が実施できる。この実装確認試験は、インサーキットテスタ21のプローブピン22をプリント配線基板7の端子に電気的に接続された配線パターンに接触させ、半導体集積回路素子1の例えば隣接配置される回路動作信号用外部端子31と32との間の抵抗値を測定することにより実施される。

【 O O O 5 】また、インサーキットテスタ 2 1 には半導体集積回路素子 1 に個別の機能試験を行う機能試験パターン 2 3 が内蔵される。この機能確認試験は、機能試験パターン 2 3 から出力されるテスト信号を例えば回路動作信号用外部端子(入力外部端子) 3 1 に入力し、このテスト信号により例えば回路動作信号用外部端子(出力外部端子) 3 8 から出力される信号波形を観測し、出力される信号波形と予め設定された期待値との比較により内部集積回路 2 の回路機能を試験するものである。機能確認試験により、半導体集積回路素子 1 の末一プン端子の誤り、半導体集積回路素子 1 の実装方向の誤り等の修正が実施できる。

【0006】図13は特開平2-147869号公報に開示された半導体集積回路素子(IC素子)及びこの半導体集積回路素子の実装確認試験方法を説明する構成図である。図13に示すように、半導体集積回路素子1にはテスト専用測定端子42、43及びこのテスト専用測定端子42と43との間を短絡するショート回路13を付える。インサーキットテスタ21のプローブピン22はシュート回路13を介してテスト専用測定端子42と43にでは、テスト専用測定端子42と43との間の短絡状態を確認する。この実装確認試験方法においては、テスト専用測定端子42と43との間が短路では、テスト専用測定端子42と43との間が短いたいれば実装方向に誤りがないことを、短絡されていれば実装方向に誤りがあることをそれぞれ判断できる。半導体集積回路素子1の実装方向の誤りが確認できる。

[0007]

【発明が解決しようとする課題】従来技術に係る実装確認試験においては、半導体集積回路素子1の回路動作信号用外部端子のオープンの誤り、実装方向の誤りはインサーキットテスタ21に搭載する機能試験パターン23

で行っている。このため、半導体集積回路素子1毎に個別の基板回路装置に即した機能試験パターン23が必要であり、機能試験パターン23の作成に多大な時間と労力とを要し、実装確認試験コストが増大するという問題があった。

【0008】さらに、近年の半導体集積回路素子1の内部集積回路2は高集積化で回路構成が複雑になり、半導体集積回路素子1毎に回路構成が微細で複雑な内部集積回路2に対応する機能試験パターン23の作成が困難になりつつある。機能試験パターン23が作成できない場合には、実装確認試験が実行できないばかりか、基板回路装置そのものの品質が低下するという問題が生じる。

【0009】さらに、プリント配線基板7に実装された 半導体集積回路素子1の機能確認試験を実施するには、 プリント配線基板7に電源電圧の印加、グランドの接続 が必要である。プリント配線基板7に複数の半導体集積 回路素子1が実装され、個別に半導体集積回路素子1の 実装確認試験を実施するには、一方の半導体集積回路素 子1の実装確認試験中に実装確認試験が実施されない他 方の半導体集積回路素子1の出力を停止状態に維持する 必要があり、複雑な制御が必要になる。他方の半導体集 積回路素子1の出力の停止の制御を間違えた場合には、 実装確認試験中の一方の半導体集積回路素子1がオーバ ドライブ状態になり損傷、破壊するという問題が生じ

【0010】さらに、プリント配線基板7に複数の半導体集積回路素子1が実装され実装されたすべての半導体集積回路素子1の実装確認試験を実施する場合には、半導体集積回路素子1の実装数に対応した複数のプローブピン22が必要になる。このため、プローブピン22の増加に伴いインサーキットテスタ21の製作コストが増大するので、実装確認試験のコストが増大するという問題があった。

【0011】本発明は上記課題を解決するためになされ たものである。従って、本発明は、第1に、インサーキ ットテスタに機能試験パターンを必要とせず、実装確認 試験が簡易かつ安価に実施できる半導体集積回路素子の 提供を目的とする。本発明は、第2に、インサーキット テスタに機能試験パターンを必要とせず、実装確認試験 が簡易、安価かつ高品質で実施できる半導体集積回路素 子の実装確認試験方法の提供を目的とする。本発明は、 第3に、複数の半導体集積回路素子を実装する配線基板 への電源の印加を必要とせず、オーバドライブによる半 導体集積回路素子の損傷、破壊が防止できる半導体集積 回路素子の実装確認試験方法の提供を目的とする。さら に、本発明は、第4に、インサーキットテスタのプロー ブピンを削減し、インサーキットテスタの製作コストを 削減することにより、実装確認試験コストを減少できる 半導体集積回路素子の実装確認試験方法の提供を目的と する。

[0012]

【課題を解決するための手段】上記課題を解決するため に、請求項1に記載された発明は、回路動作信号用外部 端子と内部集積回路との間が電気的に接続された半導体 集積回路素子において、前記半導体集積回路素子を実装 する配線基板の端子と前記回路動作信号用外部端子との 間の電気的接続状態を試験するためのテスト信号専用外 部端子と、前記回路動作信号用外部端子と前記テスト信 号専用外部端子との間の接続及び非接続を行うスイッチ 回路と、前記スイッチ回路の接続及び非接続を制御する 制御信号が入力される制御信号用外部端子と、を備え、 前記制御信号用外部端子から入力される制御信号により 前記スイッチ回路を介して前記回路動作信号用外部端子 と前記テスト信号専用外部端子との間を電気的に接続 し、前記テスト信号専用外部端子から入力されるテスト 信号により前記回路動作信号用外部端子と配線基板の端 子との間の接続状態の試験を行うものである。

【 O O 1 3 】請求項2に記載された発明は、請求項1に記載の半導体集積回路素子において前記回路動作信号用外部端子と配線基板の端子との間の接続状態の試験を、前記回路動作信号用外部端子と配線基板の端子との間を電気的かつ機械的に接合する半田の接合状態の試験とするものである。

【 O O 1 4 】請求項3に記載された発明は、請求項1に記載の半導体集積回路素子において、前記スイッチ回路が、前記制御信号用外部端子から制御信号が入力されない状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を接続状態に維持し、前記制御信号用外部端子から制御信号が入力された状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を非接続状態に維持するものである。

【0015】請求項4に記載された発明は、請求項3に記載の半導体集積回路素子において、前記制御信号用外部端子には電源用外部端子が使用され、前記スイッチ回路は、前記制御信号用外部端子から制御信号としての電源電圧が入力されない状態のときに回路動作信号用外部端子との間を接続状態に維持し、前記制御信号用外部端子から制御信号としての電源電圧が入力された状態のときに回路動作信号用外部端子とテスト信号専用外部端子との間を非接続状態に維持するものである。

【〇〇16】請求項5に記載された発明は、複数の回路動作信号用外部端子と内部集積回路との間が電気的に接続された半導体集積回路素子において、前記半導体集積回路素子を実装する配線基板の複数の端子と前記複数の回路動作信号用外部端子との間の個々の電気的接続状態を試験し、かつ複数の回路動作信号用外部端子に対して共通端子として配設されたテスト信号専用外部端子と、前記複数の回路動作信号用外部端子のそれぞれと前記テスト信号専用外部端子との間の個々の接続及び個々の非

接続を行うスイッチ回路と、前記スイッチ回路の個々の接続及び個々の非接続を制御するスイッチ制御回路と、前記スイッチ制御回路に前記スイッチ回路の個々の接続及び個々の非接続を制御する制御信号を入力する制御信号用外部端子と、を備え、前記制御信号用外部端子からスイッチ制御回路に入力される制御信号により前記スイッチ回路を介して特定の回路動作信号用外部端子と前記テスト信号専用外部端子との間を接続し、前記テスト信号専用外部端子との間を接続し、前記テスト信号専用外部端子との間を接続し、前記テスト信号専用外部端子と配線基板の特定の端子との間の接続状態の試験を行うものである。

【0017】請求項6に記載された発明は、請求項5に記載の半導体集積回路素子において、前記特定の回路動作信号用外部端子とこの特定の回路動作信号用外部端子に隣接する他の回路動作信号用外部端子との間の短絡試験を行うものである。

【0018】請求項7に記載された発明は、請求項5又 は請求項6に記載の半導体集積回路素子において、前記 半導体集積回路素子が複数個配線基板に実装されたもの である。

【0019】請求項8に記載された発明は、半導体集積回路素子の内部集積回路に電気的に接続された回路動作信号用外部端子と前記半導体集積回路素子を実装する配線基板の端子との間の接続状態を試験する実装確認試験方法において、前記半導体集積回路素子にテスト信号専用外部端子を備え、前記テスト信号専用外部端子と回路動作信号用外部端子との間を電気的に接続した状態で、内部集積回路を介在せずに、前記テスト信号専用外部端子から回路動作信号用外部端子にテスト信号を供給し、前記回路動作信号用外部端子と配線基板の端子との間の電気的な接続状態を試験するものである。

【0020】請求項9に記載された発明は、請求項8に記載の半導体集積回路素子の実装確認試験方法において、前記テスト信号専用外部端子と回路動作信号用外部端子との間は、前記配線基板に電源電圧が供給されない状態において、電気的に接続されるものである。

【〇〇21】請求項10に記載された発明は、半導体集積回路素子の内部集積回路に電気的に接続された複数の回路動作信号用外部端子と前記半導体集積回路素子を実装する配線基板の複数の端子との間の個々の接続状態を試験する実装確認試験方法において、前記半導体集積回路素子にテスト信号専用外部端子を備え、前記テスト信号専用外部端子と選択された特定の回路動作信号用外部端子との間を電気的に接続した状態で、内部集積回路動作信号用外部端子にテスト信号を供給し、前記特定の回路動作信号用外部端子と配線基板の端子との間の電気的な接続状態を試験するとともに、前記特定の回路動作信号用外部端子との問路動作信号用外部端子とこの特定の回路動作信号用外部端子との間路動作信号用外部端子との問路動作信号用外部端子との間路動作信号用外部端子との間路動作信号用外部端子との間

の電気的な絶縁状態を試験するものである。

【0022】請求項11に記載された発明は、前記配線 基板に複数個の半導体集積回路素子が実装された請求項 8に記載の半導体集積回路素子の実装確認試験方法にお いて、一方の半導体集積回路素子の回路動作信号用外部 端子とテスト信号専用外部端子との間を電気的に接続 し、前記一方の半導体集積回路素子の回路動作信号用外 部端子と他方の半導体集積回路素子の回路動作信号用外 部端子との間を接続するとともに、前記他方の半導体集 積回路素子の回路動作信号用外部端子とテスト信号専用 外部端子との間を電気的に接続した状態で、内部集積回 路を介在せずに、前記一方の半導体集積回路素子のテス ト信号専用外部端子から前記他方の半導体集積回路素子 のテスト信号専用外部端子にテスト信号を供給し、前記 複数個の半導体集積回路素子の回路動作信号用外部端子 と配線基板の端子との間の電気的な接続状態を試験する ものである。

[0023]

【発明の実施の形態】

実施の形態1

以下、本発明の実施の形態について説明する。図1は本発明の実施の形態1に係る半導体集積回路素子の構成図である。図1に示すように、実施の形態1に係る半導体集積回路素子1は、パッケージ内部に内部集積回路2及びスイッチ回路5を備え、パッケージ外部に複数の回路動作信号用外部端子(外部リード)3、電源用外部端子11、グランド用外部端子12、テスト信号専用外部端子4、制御信号用外部端子6を備える。

【0024】前記複数の回路動作信号用外部端子3はそれぞれ内部集積回路2に電気的に接続され、この回路動作信号用外部端子3は内部集積回路2への動作信号を入力する、又は内部集積回路2からの動作信号を出力する端子として使用される。電源用外部端子11には電源電圧が印加され、グランド用外部端子12にはグランド電位が印加される。

【0025】前記テスト信号専用外部端子4には、回路動作信号用外部端子3と半導体集積回路素子1が実装されるプリント配線基板(図2の符号7参照)の端子(図示しない)との間の電気的接続状態を試験するテスト信号が印加される。テスト信号専用外部端子4は複数の回路動作信号用外部端子3に対して共通の端子として1本設けられ、このテスト信号専用外部端子4はスイッチ回路5を介在して複数の回路動作信号用外部端子3のそれぞれに電気的に接続される。

【0026】スイッチ回路5は、テスト信号専用外部端子4と複数の回路動作信号用外部端子3のそれぞれとの間の接続及び非接続を行い、双方の間の接続及び非接続を行う複数の並列接続された複数個のスイッチングトランジスタで構成される。スイッチ回路5、つまりスイッチ回路5に配列された複数のスイッチングトランジスタ

の接続及び非接続は制御信号用外部端子6から印加される制御信号により制御される。スイッチ回路5は、内部 集積回路2と同一の半導体チップに、又内部集積回路2 とは別の半導体チップに形成され、内部集積回路2とと もに同一パッケージ内部に封止される。

【〇〇27】図2はプリント配線基板に半導体集積回路素子を実装した後に行われる実装確認試験を説明する構成図である。図2に示すように、半導体集積回路素子1はプリント配線基板7に実装される。半導体集積回路素子1の複数の回路動作信号用外部端子3、電源用外部端子11、グランド用外部端子12、テスト信号専用外部端子4、制御信号用外部端子6のそれぞれは個々にプリント配線基板7の図示しない端子に電気的に接続される。この電気的な接続は半田により機械的な接続も兼ねる。

【0028】プリント配線基板7に実装された半導体集積回路素子1においてはインサーキットテスタ21により実装確認試験が実施される。インサーキットテスタ21はプローブピン22を備える。このプローブピン22は半導体集積回路素子1の回路動作信号用外部端子3、テスト信号専用外部端子4等には直接接触させずにプリント配線基板7の端子又は配線パターン、具体的にはプリント配線基板7に形成されたテスト専用ランド、部品取り付けランド等に接触させる。

【0029】次に、上記プリント配線基板7に実装された半導体集積回路素子1の実装確認試験方法について、図2を参照し説明する。まず、インサーキットテスタ21からプローブピン22を通して半導体集積回路素子1の制御信号用外部端子6にスイッチ回路5を接続状態に維持する制御信号を供給する。この制御信号によりスイッチ回路5の複数個のスイッチングトランジスタは導通状態(オン状態)に保持され、複数の回路動作信号用外部端子3のそれぞれとテスト信号専用外部端子4との間が電気的に接続される。

【0030】この複数の回路動作信号用外部端子3とテスト信号専用外部端子4との間が接続された状態において、インサーキットテスタ21の1本のプローブピン22を1つの回路動作信号用外部端子3に、他の1本のプローブピン22をテスト信号専用外部端子4にそれぞれ接触させ、この回路動作信号用外部端子3とテスト信号専用外部端子4との間において短絡試験を行う。引き続き、同様な手法により他のすべての回路動作信号用外部端子3のそれぞれとテスト信号専用外部端子4との間において個々に短絡試験を行う。

【0031】この短絡試験により、半導体集積回路素子 1のすべての回路動作信号用外部端子3のそれぞれとテスト信号専用外部端子4との間がすべて電気的に導通し ていることが確認できれば、半導体集積回路素子1がプリント配線基板7に正しく実装されていることが判断で きる。すなわち、半田接合不良がなく、半導体集積回路 素子1の回路動作信号用外部端子3とプリント配線基板7の端子との間が電気的かつ機械的に確実に接続されていることが確認され、実装確認試験が終了する。逆に、半導体集積回路素子1の1つの回路動作信号用外部端子3とテスト信号専用外部端子4との間の短絡が確認できない場合には、半田接合不良が発生し、半導体集積回路素子1が正しくプリント配線基板7に実装されていないことが判断できる。この実装不良と判断された基板回路装置は、半田接合不良箇所を修復するか、又は基板回路装置自体を不良品として排除する。

【0032】このように構成される半導体集積回路素子1及びこの半導体集積回路素子1をプリント配線基板7に実装した基板回路装置においては、半導体集積回路素子1にテスト信号専用外部端子4、スイッチ回路5及び制御信号用外部端子6を備え、インサーキットテスタ21から制御信号用外部端子6に制御信号を供給するだけで実装確認試験が実施できる。この結果、半導体集積回路素子1毎に個別の基板回路装置に即した機能試験パターンの必要がなくなり、機能試験パターンの作成に要した時間と労力とが減少できるので、実装確認試験コストが低減できる。

【0033】さらに、プリント配線基板7に実装された 半導体集積回路素子1の機能確認試験を実施する際に、 プリント配線基板7に電源電圧の印加、グランドの接続 が必要なくなる。この結果、プリント配線基板7に複数 の半導体集積回路素子1が実装され、個別に半導体集積 回路素子1の実装確認試験を実施する際に、実装確認試 験中の半導体集積回路素子1がオーバドライブ状態にな らないので、半導体集積回路素子1の損傷、破壊がなく なり、安全な実装確認試験が実施できる。

【0034】実施の形態2

本実施の形態2に係る半導体集積回路素子1は、スイッ チ回路5の制御方式を代えた場合について説明する。図 3は本発明の実施の形態2に係る半導体集積回路素子の 構成図、図4はプリント配線基板に半導体集積回路素子 を実装した後に行われる実装確認試験を説明する構成図 である。図3に示すように、本実施の形態に係る半導体 集積回路素子1は、スイッチ回路5を電源用外部端子1 1に接続するとともに、電源用外部端子11に電源電圧 が印加されないときにスイッチ回路5が接続状態に維持 され電源電圧が印加されたときにスイッチ回路5が非接 続状態に維持される。つまり、前述の実施の形態 1 に係 る半導体集積回路素子の制御信号用外部端子6の機能を 電源用外部端子11が持ち、電源用外部端子11は回路 動作中は電源電圧の供給端子として使用され実装確認試 験中は制御信号用外部端子として使用される。結果的 に、電源用外部端子11は電源電圧の供給機能と制御信 号の供給機能とを合わせ持つので、制御信号用外部端子 (前述の図1及び図2に示す符号6)が廃止できる。

【〇〇35】次に、上記プリント配線基板7に実装され

た半導体集積回路素子1の実装確認試験方法について、 図4を参照し説明する。まず、インサーキットテスタ2 1からプローブピン22を通して半導体集積回路素子1 の電源用外部端子11に印加する電源電圧の供給を停止 する。この電源電圧の供給の停止によりスイッチ回路5 の複数個のスイッチングトランジスタは導通状態に保持 され、複数の回路動作信号用外部端子3のそれぞれとテ スト信号専用外部端子4との間が電気的に接続される。

【0036】この複数の回路動作信号用外部端子3とテスト信号専用外部端子4との間が接続された状態において、インサーキットテスタ21の1本のプローブピン22を1つの回路動作信号用外部端子3に、他の1本のプローブピン22をテスト信号専用外部端子4にそれぞれ接触させ、この回路動作信号用外部端子3とテスト信号専用外部端子4との間において短絡試験を行う。引き続き、同様な手法により他のすべての回路動作信号用外部端子3のそれぞれとテスト信号専用外部端子4との間において個々に短絡試験を行う。

【0037】この短絡試験により、半導体集積回路素子 1のすべての回路動作信号用外部端子3のそれぞれとテ スト信号専用外部端子4との間がすべて電気的に導通し ていることが確認できれば、半導体集積回路素子1がプ リント配線基板フに正しく実装されていることが判断で きる。すなわち、半田接合不良がなく、半導体集積回路 素子1の回路動作信号用外部端子3とプリント配線基板 7の端子との間が電気的かつ機械的に確実に接続されて いることが確認され、実装確認試験が終了する。逆に、 半導体集積回路素子1の1つの回路動作信号用外部端子 3とテスト信号専用外部端子4との間の短絡が確認でき ない場合には、半田接合不良が発生し、半導体集積回路 素子1が正しくプリント配線基板7に実装されていない ことが判断できる。この実装不良と判断された基板回路 装置は、半田接合不良箇所を修復するか、又は基板回路 装置自体を不良品として排除する。

【0038】このように構成される半導体集積回路素子1及びこの半導体集積回路素子1をプリント配線基板7に実装した基板回路装置においては、半導体集積回路素子1のスイッチ回路5と電源用外部端子11との間を電気的に接続し、前記スイッチ回路5に電源電圧が供給を高されないときにスイッチ回路5により回路動作信号用外部端子3とテスト信号専用外部端子4との間が電気的に接続される。この結果、スイッチ回路5への電源電圧の供給を停止するだけで実装確認試験が実施でき、半導体集積回路素子1毎に個別の基板回路装置に即した機能試験パターンの必要がなくなり、機能試験パターンの作成に要した時間と労力とが減少できるので、実装確認試験コストが低減できる。

【0039】さらに、プリント配線基板7に電源電圧の 印加、グランドの接続を行わずにプリント配線基板7に 実装された半導体集積回路素子1の機能確認試験が実施 できる。この結果、プリント配線基板7に複数の半導体 集積回路素子1が実装され、個別に半導体集積回路素子 1の実装確認試験を実施する際に、実装確認試験中の半 導体集積回路素子1がオーバドライブ状態にならないの で、半導体集積回路素子1の損傷、破壊がなくなり、安 全な実装確認試験が実施できる。

【0040】実施の形態3

本実施の形態3は、前述の実施の形態1に係る半導体集積回路素子1において、スイッチ回路5の複数のスイッチングトランジスタを個別に制御する場合について説明する。図5は本発明の実施の形態3に係る半導体集積回路素子の構成図、図6はプリント配線基板に半導体体集積回路素子を実装した後に行われる実装確認試験を説明の形態に係る半導体集積回路素子1は、複数個配列されたスイッチングトランジスタで形成されたスイッチ回路5のそれぞれのスイッチ回路5のそれぞれのスイッチングトランジスタを個別に制御するスイッチ制御回路41及びこのスイッチ制御回路41に制御信号を供給する制御信号用外部端子6を備える。

【 O O 4 1 】次に、上記プリント配線基板7に実装された半導体集積回路素子1の実装確認試験方法について、 図 6 及び図7を参照し説明する。図7は実装確認試験方 法の手順を説明するフローチャートである。

【〇〇42】まず、図6において、プリント配線基板7に実装され実装確認試験を実施する半導体集積回路素子1の複数の回路動作信号用外部端子31-36(説明上、複数の回路動作信号用外部端子3にそれぞれ1-6までの符号を付加する。)のうち1つの回路動作信号用外部端子31を選択する(ステップ51)。そして、この選択した回路動作信号用外部端子31に対応する制御信号を半導体集積回路素子1の設計情報から取り出す

(ステップ52)。この制御信号は、制御信号用外部端子6を通してスイッチ制御回路41に供給され、スイッチ回路5の複数個のスイッチングトランジスタから特定のスイッチングトランジスタを選択するための信号である。図8は半導体集積回路素子の設計情報の内容を示する1を選択した場合には、半導体集積回路素子の設計情報から制御信号「00001」が取り出される。この制御信号「00001」は回路動作信号用外部端子31とテスト信号専用外部端子4との間の導通及び非導を行うスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」がスイッチングトランジスタの制御信号であり、この制御信号「00001」が電気的に導通する。

【 O O 4 3 】引き続き、インサーキットテスタ 2 1 から プローブピン 2 2 を通してテスト信号専用外部端子 6 に 前述の制御信号「 O O O O O 1 」を印加する(ステップ 5 3)。この制御信号「 O O O O O O 1 」はスイッチ制御

回路41に入力され、スイッチ制御回路41はスイッチ回路5の回路動作信号用外部端子31とテスト信号専用外部端子4との間の導通及び非導通を行うスイッチングトランジスタを導通状態に維持する。この結果、回路動作信号用外部端子31とテスト信号専用外部端子4との間が電気的に接続される。

【0044】引き続き、インサーキットテスタ21のプローブピン22を回路動作信号用外部端子31、テスト信号専用外部端子4のそれぞれに接触させ、インサーキットテスタ21により回路動作信号用外部端子31とテスト信号専用外部端子4との間において短絡試験が実施される(ステップ54)。この短絡試験においては、選択された回路動作信号用外部端子31とテスト信号専用外部端子4との間の電気的な接続が確実になされているときにのみ半導体集積回路素子1が正しく実装されていると判断する(ステップ55)。電気的な接続がなされていない場合には不良メッセージを出力し(ステップ56)、実装確認試験を実施している作業者にその旨を知らせる。

【0045】そして、回路動作信号用外部端子31の短絡試験が終了すると、残るすべての回路動作信号用外部端子32-36についても同様に短絡試験が実施され、すべての回路動作信号用外部端子31-36について短絡試験が終了すると、実装確認試験が終了する。

【0046】このように構成される半導体集積回路素子 1及びこの半導体集積回路素子1をプリント配線基板7 に実装した基板回路装置においては、スイッチ回路5、 このスイッチ回路5の複数個のスイッチングトランジス タのうち特定のスイッチングトランジスタを選択するス イッチ制御回路41及びこのスイッチ制御回路41を制 御する制御信号が印加される制御信号用外部端子6を備 える。そして、半導体集積回路素子1の特定の回路動作 信号用外部端子3に対応した制御信号をスイッチ制御回 路41に入力し、このスイッチ制御回路41によりスイ ッチ回路5の特定のスイッチングトランジスタを導通状 態に維持し、特定の回路動作信号用外部端子3とテスト 信号専用外部端子4との間の短絡試験を行い、実装確認 試験を実施する。この結果、半導体集積回路素子1毎に 個別の基板回路装置に即した機能試験パターンの必要が なくなり、機能試験パターンの作成に要した時間と労力 とが減少できるので、実装確認試験コストが低減でき る。

【0047】さらに、実装確認試験において、選択された特定の回路動作信号用外部端子3とテスト信号専用外部端子4との間の短絡試験中に、特定の回路動作信号用外部端子3に隣接する非選択の他の回路動作信号用外部端子3にプローブピン22を接触させ電流又は電圧変化を検出することにより、半田ブリッジによる半田接合不良が確認できる。

【0048】実施の形態4

本実施の形態4は、前述の実施の形態3に係る半導体集積回路素子1を複数個プリント配線基板7に実装し、この複数個の半導体集積回路素子1の実装確認試験を実施する場合について説明する。図9は本発明の実施の形態4に係る半導体集積回路素子を複数個実装した後に行われる実装確認試験を説明する構成図である。図9に示すように、本実施の形態に係る基板回路装置はプリント配線基板7に複数個の半導体集積回路素子1a及び1bが実装される。複数個の半導体集積回路素子1a、1bのそれぞれは実質的に同一構造で構成される。つまり、半導体集積回路素子1a、1bはそれぞれ複数個のスイッチ回路5の特定のスイッチングトランジスタが配列されたスイッチ回路5の特定のスイッチングトランジスタの導通及び非導通を制御するスイッチ制御回路41及び制御信号用外部端子6を備える。

【0049】次に、上記プリント配線基板7に実装された半導体集積回路素子1の実装確認試験方法について、図9及び図10を参照し説明する。図10は実装確認試験方法の手順を説明するフローチャートである。

【0050】まず、図9において、プリント配線基板7に実装され実装確認試験を実施する一方の半導体集積回路素子1aの複数の回路動作信号用外部端子31~36のうち1つの回路動作信号用外部端子31を選択する(ステップ61)。そして、この一方の半導体集積回路素子1aの選択された回路動作信号用外部端子31が、同様の実装確認試験が実施できる他方の半導体集積回路素子1bの回路動作信号用外部端子3に接続されているか否かを確認する(ステップ62)。この接続の確認は

【0051】一方の半導体集積回路素子1aの回路動作信号用外部端子31が他方の半導体集積回路素子1bの回路動作信号用外部端子3に接続されていない場合(ステップ63)には、前述の実施の形態3において説明した実装確認試験と同様に、まず半導体集積回路素子1aの選択した回路動作信号用外部端子31に対応する制御信号を半導体集積回路素子1の設計情報から取り出す

基板回路装置の設計情報により行われる。

(ステップ64)。前述の図8に示すように、回路動作信号用外部端子31を選択した場合には、半導体集積回路素子の設計情報から制御信号「00001」が取り出される。引き続き、インサーキットテスタ21からプローブピン22を通してテスト信号専用外部端子4に同じまれて、スイッチ制御回路41はスイッチ制御回路41に入力され、スイッチ制御回路41はスイッチ制御回路5の回路動作信号用外部端子31とテスト信号専用外部端子4との間の導通及び非導通を行うスイッチングトランジスタを導通状態に維持する。この結果、回路の特に接続される。引き続き、インサーキットテスタ21のプローブピン22を回路動作信号用外部端子3

1、テスト信号専用外部端子4のそれぞれに接触させ、インサーキットテスタ21により回路動作信号用外部端子31とテスト信号専用外部端子4との間において短絡試験が実施される(ステップ66)。この短絡試験においては、選択された回路動作信号用外部端子31とテスト信号専用外部端子4との間の電気的な接続が確実になされているときにのみ半導体集積回路素子1aが正しく実装されていると判断する(ステップ67)。電気的な接続がなされていない場合には不良メッセージを出力し(ステップ68)、実装確認試験を実施している作業者にその旨を知らせる。

【0052】そして、回路動作信号用外部端子31の短絡試験が終了すると、残るすべての回路動作信号用外部端子32-36についても同様に短絡試験が実施され、すべての回路動作信号用外部端子31-36について短絡試験が終了すると、実装確認試験が終了する。

【OO53】また、一方の半導体集積回路素子1aの回 路動作信号用外部端子31が他方の半導体集積回路素子 1 b の回路動作信号用外部端子3に接続されている場合 (ステップ63)には、まず他方の半導体集積回路素子 1 b の接続先となる回路動作信号用外部端子3とテスト 信号専用外部端子4との間を電気的に接続するスイッチ 回路5のスイッチングトランジスタの制御信号番号を半 導体集積回路素子16の設計情報から取り出す(ステッ プ71)。本実施の形態において、半導体集積回路素子 1 a の回路動作信号用外部端子31には半導体集積回路 素子16の回路動作信号用外部端子35が接続されるの で、前述の図8に示すように回路動作信号用外部端子3 5に対応する制御信号「01000」が取り出され る。引き続き、インサーキットテスタ21からプローブ ピン22を通して半導体集積回路素子1bのテスト信号 専用外部端子6に前述の制御信号「01000」を印 加する(ステップ72)。この制御信号「01000 0」はスイッチ制御回路41に入力され、スイッチ制御 回路41はスイッチ回路5の回路動作信号用外部端子3 5とテスト信号専用外部端子4との間の導通及び非導通 を行うスイッチングトランジスタを導通状態に維持す る。この結果、接続先の他方の半導体集積回路素子1 b において回路動作信号用外部端子35とテスト信号専用 外部端子4との間が電気的に接続される。

【0054】引き続き、一方の半導体集積回路素子1aの選択した回路動作信号用外部端子31に対応する制御信号を半導体集積回路素子1aの設計情報から取り出す(ステップ73)。前述の図8に示すように、回路動作信号用外部端子31を選択した場合には、半導体集積回路素子1aの設計情報から制御信号「00001」が取り出される。引き続き、インサーキットテスタ21からプローブピン22を通して半導体集積回路素子1aのテスト信号専用外部端子6に前述の制御信号「000001」を印加する(ステップ74)。この制御信号「0

00001」はスイッチ制御回路41に入力され、スイッチ制御回路41はスイッチ回路5の回路動作信号用外部端子31とテスト信号専用外部端子4との間の導通及び非導通を行うスイッチングトランジスタを導通状態に維持する。つまり、回路動作信号用外部端子31とテスト信号専用外部端子4との間が電気的に接続される。

【0055】この結果、一方の半導体集積回路素子1a のテスト信号専用外部端子4は、半導体集積回路素子1 aの回路動作信号用外部端子31、プリント配線基板7 の配線パターン7 a、半導体集積回路素子1 bの回路動 作信号用外部端子35のそれぞれを通して、接続先の他 方の半導体集積回路素子1bのテスト信号専用外部端子 4と電気的に接続される。そして、半導体集積回路素子 1 a、1 bのそれぞれのテスト信号専用外部端子4間に インサーキットテスタ21のプローブピン22を接触さ せ、インサーキットテスタ21により双方のテスト信号 専用外部端子4の間において短絡試験が実施される(ス テップ75)。この短絡試験においては、半導体集積回 路素子1a、1bのそれぞれのテスト信号専用外部端子 4間の電気的な接続が確実になされているときにのみ半 導体集積回路素子1a、1bのそれぞれが正しく実装さ れていると判断される(ステップフ6)。電気的な接続 がなされていない場合には不良メッセージを出力し(ス テップ 77)、実装確認試験を実施している作業者にそ の旨を知らせる。

【0056】そして、半導体集積回路素子1aにおいて回路動作信号用外部端子31の短絡試験が終了すると、残るすべての回路動作信号用外部端子32-36についても同様に短絡試験が実施され、すべての回路動作信号用外部端子31-36について短絡試験が終了すると、実装確認試験が終了する。

【0057】このように構成される半導体集積回路素子 1 a、1 b 及びこれらをプリント配線基板 7 に実装した 基板回路装置においては、半導体集積回路素子1a、1 bのそれぞれにスイッチ回路5、このスイッチ回路5の 複数個のスイッチングトランジスタのうち特定のスイッ チングトランジスタを選択するスイッチ制御回路41及 びこのスイッチ制御回路41を制御する制御信号が印加 される制御信号用外部端子6を備える。そして、半導体 集積回路素子1a、1bのそれぞれの特定の回路動作信 号用外部端子3に対応した制御信号をスイッチ制御回路 41に入力し、このスイッチ制御回路41によりスイッ チ回路5の特定のスイッチングトランジスタを導通状態 に維持し、特定の回路動作信号用外部端子3とテスト信 号専用外部端子4との間の短絡試験を行い、実装確認試 験を実施する。この結果、半導体集積回路素子1毎に個 別の基板回路装置に即した機能試験パターンの必要がな くなり、機能試験パターンの作成に要した時間と労力と が減少できるので、実装確認試験コストが低減できる。

【0058】さらに、実装確認試験において、選択され

た特定の回路動作信号用外部端子3とテスト信号専用外部端子4との間の短絡試験中に、特定の回路動作信号用外部端子3に隣接する非選択の他の回路動作信号用外部端子3にプローブピン22を接触させ電流又は電圧変化を検出することにより、半田ブリッジによる半田接合不良が確認できる。

【0059】さらに、半導体集積回路素子1aの選択さ れた特定の回路動作信号用外部端子3とそれに対応する 半導体集積回路素子16の回路動作信号用外部端子3と の間を電気的に導通させておき、加えて半導体集積回路 素子1aの特定の回路動作信号用外部端子3とテスト信 号専用外部端子4との間及び半導体集積回路素子1bの 回路動作信号用外部端子3とテスト信号専用外部端子4 との間を電気的に導通されておくことにより、半導体集 積回路素子1aのテスト信号専用外部端子4と半導体集 積回路素子16のテスト信号専用外部端子4との間にお いて短絡試験が実施できる。この結果、半導体集積回路 素子1a、1bのそれぞれの実装確認試験が一度に実施 できるとともに、半導体集積回路素子1a、1bのそれ ぞれに接触されるプローブピン22がプリント配線基板 7の配線パターン7aで代用できなくすことができるの で、実装確認試験のコストが減少できる。

[0060]

【発明の効果】本発明は、第1に、インサーキットテスタに機能試験パターンを必要とせず、実装確認試験が簡易かつ安価に実施できる半導体集積回路素子を提供できる。本発明は、第2に、インサーキットテスタに機能が験パターンを必要とせず、実装確認試験が簡易、安とせず、実装確認試験が簡易、安に機能がつ高品質で実施できる半導体集積回路素子の実装確認試験方法を提供できる。本発明は、第3に、複数の半導とせず、オーバドライブによる半導体集積回路素子の実装確認試験方法を提供できる。さらに、本発明は、第4に、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタのプローブピンを削減し、インサーキットテスタの表質できる半導体集積回路素子の実装確認試験方法を提供できる。

【図面の簡単な説明】

【図1】 本発明の実施の形態1に係る半導体集積回路 素子の構成図である。

【図2】 プリント配線基板に半導体集積回路素子を実装した後に行われる実装確認試験を説明する構成図である。

【図3】 本発明の実施の形態2に係る半導体集積回路 素子の構成図である。

【図4】 プリント配線基板に半導体集積回路素子を実装した後に行われる実装確認試験を説明する構成図である。

【図5】 本発明の実施の形態3に係る半導体集積回路 素子の構成図である。

【図6】 プリント配線基板に半導体集積回路素子を実装した後に行われる実装確認試験を説明する構成図である。

【図7】 実装確認試験方法の手順を説明するフローチャートである。

【図8】 半導体集積回路素子の設計情報の内容を示す 図である。

【図9】 本発明の実施の形態4に係る半導体集積回路 素子を複数個実装した後に行われる実装確認試験を説明 する構成図である。

【図10】 実装確認試験方法の手順を説明するフロー チャートである。

【図11】 従来技術に係る一般的な半導体集積回路素 子の構成図である。


【図12】 プリント配線基板に半導体集積回路素子を 実装した後に行われる実装確認試験を説明する構成図で ある。


【図13】 従来技術に係る半導体集積回路素子及びこの半導体集積回路素子の実装確認試験方法を説明する構成図である。

【符号の説明】


1、1a、1b 半導体集積回路素子、2 内部集積回路、3、31-36回路動作信号用外部端子、4 テスト信号専用外部端子、5 スイッチ回路、6制御信号用外部端子、7 プリント配線基板、7a 配線パターン、11 電源用外部端子、12 グランド用外部端子、41 スイッチ制御回路。


【図11】





















.


【図8】

端子番号	回路動作信号用 外部端子	端子属性	スイッチ回路内の トランジスタ番号	選択信号の内容
1	11	VCC		
2	31	IO	L	000001
3	32	10	2	000010
4	6	CONT		
5	4	MOUT		
6	12	GND		
7	33	10	3	000100
8	34	IO	4	001000
9	35	10	5	010000
10	36	10	6	100000

【図13】



[図9]



【図10】

